近期培训

首页 » 近期培训 » 6月20-21日,深圳《信号完整性工程设计》火热招生中!
6月20-21日,深圳《信号完整性工程设计》火热招生中!

《信号完整性工程设计》课程介绍

 主办单位:深圳市恒创技术有限公司

  举办时间: 2014620-6 21

 举办地点:  深圳市

课程介绍

    本课程重点讲解了信号完整性工程设计原理,帮助电子行业工程技术人员提高在PCB布线和信号分析方面的专业技能,为企业培养优秀的SI工程师,提高产品质量和可靠性,增强产品在国内国际的市场竞争力。

本课程重点不是“书本上的理论”,而是“工程中该怎么做、为什么这样做”。

既要了解“这个地方有这个问题”,又要知道“这个问题工程上这样处理”。

紧扣工程设计讲解关键知识点,拒绝枯燥的理论堆积,实用为主,直观形象,便于工程师接受。

104个知识要点                         18条有用的经验法则

40条提高设计成功率的良好习惯           28个工程直通车项目        

实际工程问题接连展现,涵盖对工程设计至关重要的要点,一切为了工程设计!

课程收益

        实战应用、真正解决问题,方便落实!明白为什么,更清楚怎么做!

通过本课程的学习你可以在硬件设计,硬件测试,PCB设计,SI设计,PI设计等方面的能力有质的飞跃,本课程的内容帮助你成为业界顶尖的工程师

参加对象

 硬件设计工程师,硬件测试工程师,PCB设计工程师,EMC工程师,PI工程师,SI工程师,项目经理,技术支持工程师,研发主管,研发总监,研发经理,测试经理,系统测试工程师

课程大纲

 《信号完整性工程设计》课程大纲

1、正确认识信号完整性设计

²  什么是信号完整性

²  正确理解和使用带宽

n  工程直通车:为什么分支结构本质上是带宽受限的,不适合高速传输?

n  工程直通车:为什么串联端接阻值影响信号延迟?

n  工程直通车:通道优化需要关注多大的频率范围?

²  互连通道中会发生什么?

²  SI问题是怎样产生的

²  5个常见的SI设计误区

²  正确认识SI仿真与SI设计

²  知识要点

本章节主要内容:从信号、通道、电源系统等角度全面介绍信号完整性问题的本质。重点澄清信号完整性工程设计过程中广泛存在的理解误区,避免在工程设计中走弯路,帮助硬件工程师在设计PCB时把握正确的方向。着重分析了信号带宽的概念,以及使用带宽时应注意的问题。

 2、从工程的角度理解传输线

²  什么是传输线、信号在走线上是怎样传输的?

²  信号传输的电压电流表现

²  电流环路是怎样形成的

²  深入理解电容、电感

n  工程直通车:高速差分线旁边的焊盘需要处理吗?

n  工程直通车:去耦电容怎么安装好?

²  信号速度、传输线的延时

n  工程直通车:DDR:为什么同组信号要走同一层?

²  信号感受到的阻抗与特性阻抗、影响特性阻抗的因素

²  什么是参考平面?哪个是参考平面?

n  工程直通车:6层板,怎么规划布线层?

²  返回电流

n  工程直通车:Gbps高速差分过孔为什么加伴随GND过孔?

²  参考不同平面时的电流环路在哪?

n  工程直通车:走线参考哪个平面好?

²  模态与阻抗

n  工程直通车:差分对耦合变化的影响,松耦合还是紧耦合?

²  损耗、趋肤效应、临近效应、表面粗糙度

n  工程直通车:线宽有影响么?

²  Dk、Df 指的是什么?

²  知识要点

²  经验法则

²  提高设计成功率的良好习惯

本章节主要内容:本讲是信号完整性中最重要的一项基础内容,目前大多数工程设计中的不良做法都是由于对传输线理解不准确造成的。本讲没有繁琐的公式推演,着重通过最直观的方式详细阐述传输线的行为方式,包括电压、电流的表现,澄清对传输线上电压电流形成过程的理解误区。同时着重分析了以下几个对工程设计至关重要的问题:怎样判断哪个是参考平面?走线参考不同平面时回流路径是什么样的?怎样决定信号线该安排在那一个信号层?特性阻抗真正含义是什么?哪些因素影响特性阻抗?工程设计中阻抗控制应注意什么?模态和阻抗、以及这一概念在工程中的重要应用。传输线的趋肤效应、临近效应、表面粗糙度、损耗等实际问题。板材资料中常常出现的两个重要参数Dk、Df指的是什么?

3、反射、端接与工程设计

²  反射是怎么形成的,反射规律。

²  信号振铃是怎么形成的?

²  信号边沿的回勾是怎样形成的?

n  工程直通车:如何使用波形测试结果?

²  容性负载对传输线阻抗的影响

n  工程直通车:为什么变线宽?

²  什么时候需要端接,使用哪种端接?

n  工程直通车:为什么链式结构几乎不用串联端接?

²  驱动器的输出阻抗

²  串联端接电阻的阻值及位置

n  工程直通车:端接电阻可以距离驱动器多远?

²  并联端接电阻的位置

²  几种拓扑结构特点

n  工程直通车:菊花链还是Fly-by?

n  工程直通车:链式结构中已经端接为什么还不能解决问题?

n  工程直通车:跨越背板的链式结构

²  知识要点

²  经验法则

²  提高设计成功率的良好习惯

本章节主要内容:分析信号反射现象的成因,反射规律。着重讨论以下几项每个工程设计都会遇到的关键问题:信号振铃是怎么形成的?什么影响信号过冲的大小?边沿的回勾是怎样形成的?台阶是怎样形成的?容性负载反射规律?感性负载反射规律?什么时候需要端接?该使用哪种端接?端接电阻的阻值及位置有什么影响?各种拓扑结构对信号波形有什么影响?怎样选择拓扑结构?怎样确定驱动器的输出阻抗?

4、串扰、隔离与工程设计

²  串扰的形成

²  容性耦合、感性耦合、近端串扰和远端串扰

²  边沿耦合、宽边耦合

²  串扰对信号的影响

n  工程直通车:怎样预估串扰对时序的影响?

n  工程直通车:测试评估串扰对眼图的影响,直接测试所得结  果是否可信?

²  减小串扰的方法

n  工程直通车:内层走线,末端并联端接情况下的近端噪声。

n  工程直通车:为什么内层远端噪声 几乎不 影响时序?

n  工程直通车:内层走线,源端串联端接情况下的远端噪声

²  那些地方应关注串扰

²  蛇形走线

²  保护地线

n  工程直通车:注意隐藏的风险,未处理的铺铜。

²  知识要点

²  经验法则

²  提高设计成功率的良好习惯

本章节主要内容:分析互容怎样引入串扰,互感怎样引入串扰。总的串扰噪声有什么特点。表层走线和内层走线串扰有何不同?同层间串扰、不同层之间串扰有何不同?串扰对信号有哪些影响?串扰对时序有什么影响?怎样估计串扰会吃掉多少时序?哪些措施可以减小串扰?工程设计中应重点关注哪些地方?蛇形线不同绕法有什么区别?怎样绕蛇形线?保护地线该怎么用?PCB设计中的一些容易忽略的细节。

5、走线跨分割及工程解决方法

²  跨分割的潜在问题

²  跨分割的反射和串扰

²  表层  vs 内层

²  跨分割与腔体谐振

²  跨分割回流与PDN

n  工程直通车:怎样设计层叠

n  工程直通车:避免不必要的跨分割

²  知识要点

²  提高设计成功率的良好习惯

本章节主要内容:重点分析以下几个实际问题:跨分割会产生哪些问题?跨分割最大的影响是什么?表层走线跨分割和内层走线跨分割有什么性能差别?什么样的电源(PDN)系统可以减小跨分割的影响?工程设计中不得不跨分割时该怎么办?怎样利用层叠结构来减小跨分割的影响?怎样规划走线层减小跨分割的影响?

6、差分互连—怎样设计差分对

²  差分传输原理

²  差分对中的模态转换

²  差分对中的阻抗参数

²  怎样确定差分对的线宽线距

²  差分对的反射、端接、串扰

²  等长还是等距

²  差分对的返回电流

²  差分对设计原则

n  工程直通车:消除人为的不对称

²  知识要点

²  提高设计成功率的良好习惯

本章节主要内容:重点介绍差分对设计的工程处理方法,澄清广泛流传的不良设计和认识误区。详细阐述模态转换这个被忽略但对设计至关重要的问题。介绍差分对中的阻抗参数,怎样使用奇模阻抗、偶模阻抗。差分对线宽线距怎么定?差分对怎样端接,不同端接方式有什么区别?不等长和不等距那个影响更大?怎样确定需要多少mil等长?做等长时在哪个位置绕线?差分线Layout时要注意的一些细节问题。

7、电源完整性与工程设计

²  电源分配系统(PDN)两大功能

²  理解去耦原理

²  目标阻抗设计方法

²  电容的特性、电容的并联

²  影响谐振峰的因素

²  去耦电容网络的工程设计方法

²  去耦频率范围问题

²  电容的安装

²  电源的划分

²  直流压降

²  磁珠滤波:怎样选磁珠和电容

²  知识要点

²  提高设计成功率的良好习惯

本章节主要内容:介绍电源分配系统(PDN)两大功能。分析目标阻抗设计方法。详细介绍怎样选择去耦电容网络的电容值,给出3中常用的去耦电容网络配置方法,并比较几种方法性能有什么不同。详细分析磁珠滤波网络的特征。怎样选择磁珠大小?怎样选择磁珠后面的电容容值?磁珠滤波网络选型时应注意什么?磁珠滤波后的电源Layout时注意什么?直流压降分析,怎样解决直流压降过大问题?

8、交流答疑

 

讲师介绍

 

 

 

于争  博士  著名实战型信号完整性设计专家

多年大型企业工作经历,目前专注于为企业提供信号完整性设计咨询服务,现为北京中鼎畅讯科技有限公司总经理,首席咨询师。拥有《信号完整性揭秘–于博士SI设计手记》 《Cadence SPB15.7 工程实例入门》等多本学术及工程技术专著。录制的《Cadence SPB15.7 快速入门视频教程(60集)》深受硬件工程师欢迎。

近15年的高速电路设计经验,专注于高速电路信号完整性系统化设计,多年来设计的电路板最高达到28层,信号速率超过12Gbps,单板内单电压轨道电流最大达到70安培,电路板类型包括业务板卡、大型背板、测试夹具、工装测试板等等,在多个大型项目中对技术方案和技术手段进行把关决策,在高速电路信号完整性设计方面积累了丰富的经验。

曾主讲数十场信号完整性设计、信号完整性仿真等课程。曾为HP,Rothenberger,Micron,东芝,Amphenol,Silan,Siemens,联想,中兴,浪潮,方正,海信,中电38所,中电36所,京东方,中航613所,北京微视,上海国核自仪,航天2院25所,中科院微电子所,上海先锋商泰,无锡云动,厦门飞华环保等多家企业及科研院所提供咨询及培训服务。公开课及内训企业覆盖了通信电子、医疗器械、工业控制、汽车电子、电力电子、雷达、导航、消费电子、核工业等多个行业

报名表

报名信息:(此表复印有效)
课程名称:  信号完整性工程设计
培训地点:  深圳市
培训时间:2014年6月20至21日  
报名方式:  请填写一下参加人员名单发邮件或者传真确认

参加人员名单:

公司名称:               产品:              规模/人数:   

1、姓名:          职务:       电话/传真:         邮箱:            

2、姓名:          职务:       电话/传真:         邮箱:           

3、姓名:        职务:       电话/传真:         邮箱:           

4、姓名:          职务:         电话/传真:            邮箱:           

    :  价格3200元/人(含讲师费、全套资料、两天午餐费、茶点费、证书费)

付款方式:  转账(      )现金 (      ) (请在对应的付款方式括号内填“是”)  

乙方开户行:中国建设银行股份有限公司深圳新城支行

      号:44201012000052516768

称:深圳市恒创技术有限公司

以上如有疑问,敬请联系:罗理维

联系邮箱:create@hc-emc.com
电话:0755-27082789\27083789转801

传真:0755-27325566-804
手 机: 18676670481

版权所有 Copyright©深圳市恒创科技有限公司 粤ICP备2022131354号